Python 核心开发者 Stan Ulbrych 宣布，经过社区数月的努力，CPython（Python 的参考实现）现已正式将 RISC-V 架构纳入 Tier 3 支持平台。RISC-V 作为一种开源指令集架构（ISA），与 x86 和 ARM 等专有架构不同，允许任何人实施和定制。随着其生态系统近年来显著增长，并预计在 2032 年前实现四倍扩张，确保 Python 在该平台上的可靠性变得至关重要。
此次成果得益于社区的广泛贡献，涵盖了真实硬件测试、构建支持改进、特定架构 Bug 修复及补丁审查。RISE 项目为此提供了关键的 RISC-V 硬件资源，用于构建测试和调试，Sovereign Tech Agency 也通过基金资助了相关开发工作。目前，RISC-V 已正式被添加到 PEP 11 支持列表中。
未来的路线图包括：首先，通过 RISE 的 RISC-V Runners 计划，将 RISC-V 直接引入 CPython 的持续集成（CI）系统，以在合并前提供更快的反馈；其次，长期目标是将支持级别提升至 Tier 2，并探索针对 RISC-V 能力的架构级性能优化；最后，团队呼吁广大开发者在拥有 RISC-V 硬件时积极构建和测试 CPython，以反馈问题并完善整个软件生态。
事件分析
从技术角度看，Tier 3 支持虽然表明代码库已兼容，但通常不保证每个发布版本都在该平台上进行完整测试。团队计划将其引入 CI 系统并迈向 Tier 2，显示出对该架构支持力度正在加深，这将显著提高 RISC-V 在企业级应用中的可信度。
从产业影响来看，这一举措契合了全球芯片技术自主可控的趋势。RISC-V 因其开放性和模块化特性，非常适合针对 AI 工作负载进行定制扩展。Python 的加入填补了“应用层”与“硬件层”之间的关键拼图，未来随着针对 RISC-V 的特定优化落地，有望催生更多基于开源硬件的高效 AI 推理和边缘计算设备。
核心观点：Python 加持 RISC-V 标志着 AI 软件栈与开源硬件底座完成关键闭环，为未来基于 RISC-V 的定制化 AI 芯片扫清了生态障碍。
原文链接：Hacker News
评论前必须登录！
立即登录 注册